Doğru devre simülatörü araçları setiyle, bir LTI devresindeki bağlantı kapasitansının zaman alanı ve frekans alanındaki sinyal davranışını nasıl etkilediğini modelleyebilirsiniz. Yerleşiminizi tasarladıktan sonra, bağlantı kapasitansını empedans ve yayılma gecikmesi ölçümlerinden çıkarabilirsiniz. Sonuçları karşılaştırarak, ağlar arasında istenmeyen sinyal eşleşmesini önlemek için herhangi bir düzen değişikliğinin gerekip gerekmediğini belirleyebilirsiniz.
Kaplin Kapasitansını Modellemek İçin Araçlar
Yerleşiminizdeki bağlantı kapasitansı yerleşim tamamlanana kadar bilinmediğinden, bağlantı kapasitansını modellemeye başlayacağınız yer şematiktir. Bu, bileşenlerinizdeki belirli bağlantı efektlerini modellemek için stratejik konumlara bir kapasitör eklenerek yapılır. Bu, kapasitörün yerleştirildiği yere bağlı olarak bağlantı kapasitansının fenomenolojik modellemesine izin verir:
Giriş / çıkış kapasitansı. Gerçek bir devredeki (IC'ler) giriş ve çıkış pimleri, pim ile zemin düzlemi arasındaki ayrılık nedeniyle bir miktar kapasitansa sahip olacaktır. Bu kapasitans değerleri genellikle küçük SMD bileşenleri için ~ 10 pF'dir. Bu, bir yerleşim öncesi simülasyonda incelenecek birincil noktalardan biridir.
Ağlar arası kapasite. Giriş sinyallerini taşıyan iki ağ arasına bir kapasitör yerleştirmek, ağlar arasındaki paraziti modelleyecektir. Kurbanı ve saldırgan ağını görselleştirerek, saldırganın açılmasının kurbanda nasıl bir sinyal oluşturduğunu görebilirsiniz. Bu kapasitanslar oldukça küçük olduğundan ve karışma aynı zamanda karşılıklı endüktansa bağlı olduğundan, çapraz konuşma simülasyonları normalde yalnızca en yüksek doğruluk için yerleşim sonrası gerçekleştirilir.
Kapasitansı yer düzlemine kadar izleyin. Bir iz kısa olsa bile, kısa iletim hatlarında rezonanstan sorumlu olan yer düzlemine göre parazitik kapasitansa sahip olacaktır.
